NEC-5109 3

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

07-321570

(43) Date of publication of application: 08.12.1995

(51)Int.CI.

H03F 3/45

H03F 3/30

(21)Application number: 06-109842

(71)Applicant: MURATA MFG CO LTD

(22)Date of filing:

24.05.1994


(72)Inventor: YOSHIOKA NAOTO

(54) OPERATIONAL AMPLIFIER

(57)Abstract:

PURPOSE: To provide an operational amplifier low in current consumption, high in responsiveness of waveforms and reduced in waveform distortion.

CONSTITUTION: This amplifier is provided with a differential amplifier stage 1 constituted of a pair of differential amplifier circuits 1a and 1b provided with positive and negative input terminals, a current mirror stage 2 constituted of a pair of current mirror circuits 2a and 2b connected to the output of the differential amplifier circuits 1a and 1b of the differential amplifier stage 1 and a buffer circuit 3 connected to the common output of the current mirror circuits 2a and 2b of the current mirror stage 2 and provided with Q23 and Q24 and 5a and 5b as two kinds of a current source.



LEGAL STATUS

[Date of request for examination]

21.06.1999

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (J'P) . (12) 公開特許公報 (A)

(11)特許出願公開番号

特開平7-321570

(43)公開日 平成7年(1995)12月8日

(51) Int.Cl.⁶

識別記号

庁内整理番号

FΙ

技術表示箇所

H03F 3/45

3/30

Α

8839 - 5 J

審査請求 未請求 請求項の数4 OL (全 5 頁)

(21)出願番号

特願平6-109842

(71)出願人 000006231

株式会社村田製作所

(22)出願日

平成6年(1994)5月24日

京都府長岡京市天神二丁目26番10号

(72)発明者 吉岡 直人

京都府長岡京市天神二丁目26番10号 株式


会社村田製作所内

(54) 【発明の名称】 演算増幅器

(57)【要約】

【目的】低消費電流で波形の応答性が高く波形歪みが少 ない演算増幅器を提供する。

【構成】正負の入力端子を有し一対の差動増幅回路1 a, 1bで構成した差動増幅段1と、差動増幅段1の差 動増幅回路1a,1bの出力に接続した一対のカレント ミラー回路 2 a, 2 b で構成したカレントミラー段 2 と、カレントミラー段2のカレントミラー回路2a, 2 bの共通出力に接続し、2種類の電流源としてQ23, Q24及び5a, 5bを有するバッファ回路とを備えた ものである。



る。

【特許請求の範囲】

【請求項1】 一対のカレントミラー回路で構成したカ レントミラー段と、電流源を有し前記カレントミラー段 の共通出力に接続されるバッファ回路とを備えた演算増 幅器において、前記バッファ回路の電流源を、2種類の 電流源で構成したことを特徴とする演算増幅器。

【請求項2】 正負の入力端子を有し一対の差動増幅回 路で構成した差動増幅段と、該差動増幅段の出力に接続 し一対のカレントミラー回路で構成したカレントミラー 段と、該カレントミラー段の共通出力に接続され電流源 10 を有するバッファ回路とを備えた演算増幅器において、 前記バッファ回路の電流源を、2種類の電流源で構成し たことを特徴とする演算増幅器。

【請求項3】 前記2種類の電流源のうち、少なくとも 一方をバイアス回路と該バイアス回路によりバッファ回 路の電流を制御する回路で構成したことを特徴とする請 求項1又は請求項2のいずれかに記載の演算増幅器。

【請求項4】 前記2種類の電流源のうち、一方を前記 カレントミラー段の動作電流でバッファ回路の電流を制 御する回路で構成し、他方をバイアス回路と該バイアス 20 ある。 回路によりバッファ回路の電流を制御する回路で構成し たことを特徴とする請求項1又は請求項2のいずれかに 記載の演算増幅器。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、主に携帯用通信機等に 用いられる演算増幅器に関するものである。

[0002]

【従来の技術】従来の演算増幅器として、本出願人は、 低消費電流で波形の応答性が高い演算増幅器を特願平5 -184824号で提案した。すなわち、図7に示すよ うに、差動増幅段1とカレントミラー段2とバッファ回 路3とを備え、差動増幅段1は、上下に対称配置された 第一、第二差動増幅回路1a, 1bで、カレントミラー 段2は、上下に対称配置された第一、第二カレントミラ 一回路2a,2bでそれぞれ構成されており、カレント ミラー回路2a, 2bの共通出力に、バッファ回路3が 接続され、演算増幅器10が構成されている。

【0003】このうち、第一差動増幅回路1 a は、一対 のNPN型のトランジスターQ1、Q2で、第二差動増 40 に接続されている。 幅回路1bは、一対のPNP型のトランジスターQ4、 Q5でそれぞれ構成されている。

【0004】また、第一カレントミラー回路2aは、P NP型の3つのトランジスタQ7、Q8、Q9で構成さ れ、第二カレントミラー回路2bは、NPN型の3つの トランジスタQ10, Q11, Q12で構成されてい る。一方、バッファ回路3は、NPN型の2つのトラン ジスタQ21, Q25と、PNP型の2つのトランジス タQ22, Q26からなるダイヤモンド型で構成され、

【0005】そして、上記の第一、第二差動増幅回路1 a, 2 a の一方のトランジスタQ1, Q4のベースは、 正相入力端子 IN_1 に、他方のトランジスタQ2, Q5のベースは、逆相入力端子 I N2 にそれぞれ共通に接続 されている。

2

【0006】また、第一差動増幅回路1aを構成するト ランジスタQ1のコレクタは、第一差動増幅回路1 a の 出力となり、第一カレントミラー回路2aの入力部に接 続され、トランジスタQ2のコレクタは正電源に接続さ れ、トランジスタQ1, Q2のエミッタは第一定電流回 路4aに共通して接続されている。また、第二差動増幅 回路1bを構成するトランジスタQ4のコレクタは、第 二差動増幅回路1bの出力となり、第二カレントミラー 回路2bの入力部に接続され、トランジスタQ5のコレ クタは負電源に接続され、トランジスタQ4, Q5のエ ミッタは第二定電流回路4 b に共通して接続されてい る。なお、第一、第二定電流回路4a,4bは、例えば トランジスタ回路や接合型のFET回路からなるもので

【0007】そして、第一、第二カレントミラー回路2 a,2bの出力部となるトランジスタQ9,Q12のコ レクタは、バッファ回路3の入力部に共通に接続される とともに、正負電源にかけて位相補償用のコンデンサC 1, C2が接続されている。

【0008】バッファ回路3は、トランジスタQ21, Q22の電流源に、トランジスタQ23, Q24を用 い、入力信号電圧に応じた電流が流れているカレントミ ラー段2の動作電流で制御されている。すなわち、NP 30 N型トランジスタQ23は、そのコレクタが、バッファ 回路3のトランジスタQ21のエミッタとQ26のベー スの接続点に接続され、エミッタが負電源に接続され、 さらに、ベースが第二カレントミラー回路2bのトラン ジスタQ10とQ11の共通ベースに接続されている。 【0009】また、PNP型トランジスタQ24は、そ のコレクタが、バッファ回路3のトランジスタQ22の エミッタとQ25のベースの接続点に接続され、エミッ タが正電源に接続され、さらに、ベースが第一カレント ミラー回路2aのトランジスタQ7とQ8の共通ベース

[0010]

【発明が解決しようとする課題】しかしながら、上記従 来の演算増幅器10では、

- ・出力電圧の振幅が大きい場合、
- ・負荷抵抗の値が低い場合、
- ・最終段出力トランジスタQ25,26のバラツキによ り、hfe(β)が著しく低い場合、等において、入力 波形に対する出力波形の応答性が悪化し、スルーレート が低く、波形歪みが発生する。また、ローレベル又はハ トランジスタQ23, Q24からなる電流源を備えてい 50 イレベル時にサグ(sag) が生じる等の問題が発生し、こ

れらの対策として演算増幅器の消費電流を大幅に増加しなければならなかった。その結果、携帯用通信機等の低消費電流化が達成できなかった。

【0011】本発明は、このような問題を解消するためになされたものであり、バッファ回路に2種類の電流源を備え、低消費電流で波形の応答性が高く波形歪みが少ない演算増幅器を提供することを目的とするものである。

[0012]

【課題を解決するための手段】上記の目的を達成するために、本発明においては、一対のカレントミラー回路で構成したカレントミラー段と、電流源を有し前記カレントミラー段の共通出力に接続されるバッファ回路とを備えた演算増幅器において、前記バッファ回路の電流源を、2種類の電流源で構成したことを特徴とするものである。

【0013】また、正負の入力端子を有し一対の差動増幅回路で構成した差動増幅段と、該差動増幅段の出力に接続し一対のカレントミラー回路で構成したカレントミラー段と、該カレントミラー段の共通出力に接続され電 20流源を有するバッファ回路とを備えた演算増幅器において、前記バッファ回路の電流源を、2種類の電流源で構成したことを特徴とするものである。

【0014】また、前記2種類の電流源のうち、少なくとも一方をバイアス回路と該バイアス回路によりバッファ回路の電流を制御する回路で構成したことを特徴とするものである。

【0015】また、前記2種類の電流源のうち、一方を前記カレントミラー段の動作電流でバッファ回路の電流を制御する回路で構成し、他方をバイアス回路と該バイアス回路によりバッファ回路の電流を制御する回路で構成したことを特徴とするものである。

[0016]

【作用】上記の構成によれば、バッファ回路に2種類の電流源を備えているため、所定の電流及び入力波形に対応した電流が共にバッファ回路に流れ、入力波形に対する出力波形の応答性が向上する。

[0017]

【実施例】以下、本発明による演算増幅器の実施例を図面を用いて説明する。なお、従来例と同一もしくは相当する部分には同一符号を付し、その説明を省略する。

【0018】本発明は、バッファ回路に電流を供給する電流源に、カレントミラー段の動作電流でバッファ回路に流れる電流を制御する第一の電流源と、それとは別の第二の電流源の2種類を用いたことを特徴とするものである。すなわち、図1に示すように、バッファ回路3の、第一の電流源をなすトランジスタQ23、Q24のコレクタと正電源又は負電源との間に第二の電流源5a、5bを接続して、演算増幅器20を構成したものである。

【0019】このように構成した演算増幅器20は、トランジスタQ23、Q24及び電流源5a、5bが、バッファ回路3の電流源となり、トランジスタQ23、Q24は、カレントミラー回路2a、2bによりその動作電流が制御され、入力信号の電圧変化に応じて、バッファ回路3のトランジスタQ21、Q22の動作、バッファ回路3のトランジスタQ23、Q24とは別に、バッファ回路3のトランジスタQ21、Q22の動に、バッファ回路3のトランジスタQ21、Q22の動作電流及びトランジスタQ25、Q26のベースを供給するものである。したがって、トランジスタQ23、Q24のみを用いた従来の演算増幅器10より、更に入力波形に対する出力波形の応答性が向上する。

【0020】ここで、電流源5a, 5bにトランジスタ を用いた場合の演算増幅器30を図2に示す。図2にお いて、電流源5aとしては、トランジスタQ27のコレ クタをトランジスタQ23のコレクタに接続し、トラン ジスタQ27のエミッタを負電源に接続し、トランジス タQ27のベースを正負電源間に接続したバイアス回路 の第一の出力部に接続して構成している。また、電流源 5 b としては、トランジスタQ28のコレクタをトラン ジスタQ24のコレクタに接続し、トランジスタQ28 のエミッタを正電源に接続し、トランジスタQ28のベ ースを正負電源間に接続したバイアス回路の第二の出力 部に接続して構成している。この電流源5a, 5bは、 バイアス回路によりバッファ回路3に流れる電流を制御 するものである。なお、トランジスタQ3,Q4は、第 一, 第二定電流回路4 a, 4 b に相当するものである。 【0021】このように構成した演算増幅器30では、

30 バッファ回路3に流れる電流を、カレントミラー段2の動作電流で制御する第一の電流源と、バイアス回路により制御する第二の電流源とを備えるため、必要最小限の消費電流で演算増幅器30を動作させることができる。また、電流源5a,5bとしては、トランジスタQ27,Q28以外に、単に抵抗のみ、又は、図3に示すように、ゲートとソースを接続したFETQ29,Q30で構成することも可能である。

【0022】本発明の演算増幅器の効果を確認するため、図4に示す回路を用いて、従来の演算増幅器10を40 用いた場合と、本発明の演算増幅器30を用いた場合の波形の応答特性をシュミレーションした。その結果を図5に示す。なお、図4の回路条件としては、演算増幅器30(10)の出力に2kQの抵抗R1と10pFのコンデンサC3を並列に接続し、電源電圧Vccを±2.5v、入力に1MHzで3Vppの矩形波を加えたものである。

【0023】図5において、実線は本発明の演算増幅器 30を用いたもので、破線は従来の演算増幅器10を用 いたものである。図5の特性から、立上がり部のスルー 50 レートは、従来の演算増幅器10では26V/μsec であるのに対し、本発明の演算増幅器30では、73V /μsecと向上し、また、ローレベルでのサグが改善 され、波形の変形が少なく歪みが改善されていることが 判る。

【0024】この場合の消費電流は、従来の演算増幅器 100500μ A に対して、本発明の演算増幅器 30では 546μ A となり 10%以下の増加で特性が改善される。なお、従来の演算増幅器 10で同じ程度まで特性を改善するには、消費電流は 670μ A が必要となり、 30%以上の増加となる。

【0025】本発明による演算増幅器20,30のカレ ントミラー回路は、図1のカレントミラー回路2a、2 bに限定されることはなく、カレントミラーの作用があ れば他の回路を用いてもよい。例えば、図6に示すよう に、NPN型のトランジスタQ31のコレクタとベース およびNPN型のトランジスタQ32のベースを共通に 接続するとともに、差動増幅回路1bのトランジスタQ 4のコレクタと、バッファ回路3のトランジスタQ23 のベースに接続し、また、トランジスタQ31、Q32 のエミッタを負電源に接続し、さらに、トランジスタQ 20 る。 32のコレクタを、バッファ回路3のトランジスタQ2 1、22の共通ベースに接続し構成したカレントミラー 回路22bを用いてもよい。なお、図6では、カレント ミラー回路2bに対応するものを図示したが、カレント ミラー回路2aに対応するものも同様に構成でき、この 場合、トランジスタQ31、Q32をPNP型に変更す ればよい。

【0026】なお、位相補償回路として、トランジスタQ9、Q12のコレクタと正負電源間にコンデンサC1,C2を接続したものを示したが、コンデンサと抵抗の組み合わせによる回路を用いてもよく、その接続位置もトランジスタQ9、Q12のコレクタと正負電源間以外に、位相補償に効果的な部分に接続することができる。また、図1の演算増幅器30は、基本的な回路を示したものであり、実際の使用に当たっては、各部に抵抗

を接続して構成する場合もある。

[0027]

【発明の効果】以上説明したように、本発明にかかる演算増幅器によれば、カレントミラー段の動作電流でバッファ回路に流れる電流を制御する回路と、それとは別の電流源の2種類の電流源で、バッファ回路に電流を供給するため、低消費電流で動作し、出力波形の応答性が高く、スルーレートが向上し、波形のサグが改善され、波形歪みが少ない演算増幅器を得ることができ、携帯用通10 信機等の低消費電流化に寄与することができる。

【図面の簡単な説明】

【図1】本発明の実施例による演算増幅器の回路図である。

【図2】図1の第二の電流源にトランジスタを用いた場合の演算増幅器の回路図である。

【図3】図1の第二の電流源にFETを用いた場合の、

(a)は負電源側、(b)は正電源側を示す、第二の電流源の回路図である。

【図4】波形の応答特性のシュミレーション回路図であ 0 る。

【図5】本発明の実施例による演算増幅器の波形の応答 特性図である。

【図6】第二の実施例によるカレントミラー回路図である。

【図7】従来の演算増幅器の回路図である。

大学 TO 14 EV

【符号の説明】

	1	定期增幅段
	1 a, 1 b	第一、第二差動增幅回路
	2	カレントミラー段
0	2 a, 2 b	第一、第二カレントミラー回路
	3	バッファ回路
	4 a, 4 b	定電流回路
	Q23, Q24	第一の電流源をなすトランジスタ
	5 a , 5 b	第二の電流源
	20,30	演算增幅器

